Improved high-temperature etch processing of high-k metal gate stacks in scaled TANOS memory devices

Publikation: Beitrag in FachzeitschriftForschungsartikelBeigetragenBegutachtung

Beitragende

  • J. Paul - , Fraunhofer-Institut für Elektronische Nanosysteme (Autor:in)
  • V. Beyer - , Fraunhofer-Institut für Elektronische Nanosysteme (Autor:in)
  • M. Czernohorsky - , Fraunhofer-Institut für Elektronische Nanosysteme (Autor:in)
  • M. F. Beug - , Physikalisch-Technische Bundesanstalt (PTB) (Autor:in)
  • K. Biedermann - , Fraunhofer-Institut für Elektronische Nanosysteme (Autor:in)
  • M. Mildner - , Fraunhofer-Institut für Elektronische Nanosysteme (Autor:in)
  • P. Michalowski - , Fraunhofer-Institut für Elektronische Nanosysteme (Autor:in)
  • E. Schütze - , Fraunhofer-Institut für Elektronische Nanosysteme (Autor:in)
  • T. Melde - , Fraunhofer-Institut für Elektronische Nanosysteme (Autor:in)
  • S. Wege - , Plasway-Technologies GmbH (Autor:in)
  • R. Knöfler - , Infineon Technologies AG (Autor:in)
  • T. Mikolajick - , Professur für Nanoelektronik, Technische Universität Bergakademie Freiberg (Autor:in)

Abstract

Reactive ion etching using BCl3-based plasma chemistries is a promising technique to pattern high-k metal gate stacks. High-k materials for non-volatile memory and CMOS applications, in particular Al2O3, possess high chemical resistance. Accordingly, a steep sidewall angle at the device edges is difficult to achieve by reactive ion etching. Advanced etch conditions at elevated temperatures (above 250 °C) is an alternative to solve this challenge but generate various other technological difficulties. In particular the patterning of TANOS devices reveals severe etch damage effects at the metal gate layer. A study of damage protection has been carried out and in particular the chemical stability of different metal gate options during plasma treatments was investigated in detail. Advanced process approaches to prevent the metal gate deterioration are proposed.

Details

OriginalspracheEnglisch
Seiten (von - bis)1629-1633
Seitenumfang5
FachzeitschriftMicroelectronic Engineering
Jahrgang87
Ausgabenummer5-8
PublikationsstatusVeröffentlicht - Mai 2010
Peer-Review-StatusJa

Externe IDs

ORCID /0000-0003-3814-0378/work/156338412

Schlagworte

Schlagwörter

  • AlO, Damage, Decoupled plasma source, Dry etch, Encapsulation liner, High-k dielectric, High-temperature etch, Metal gate, TaN, TANOS