Energy-Efficient Low-Latency Signed Multiplier for FPGA-Based Hardware Accelerators.
Publikation: Beitrag in Fachzeitschrift › Forschungsartikel › Beigetragen › Begutachtung
Beitragende
Details
| Originalsprache | Englisch |
|---|---|
| Aufsatznummer | 2 |
| Seiten (von - bis) | 41-44 |
| Seitenumfang | 4 |
| Fachzeitschrift | IEEE Embed. Syst. Lett. |
| Jahrgang | 13 |
| Ausgabenummer | 2 |
| Publikationsstatus | Veröffentlicht - 2021 |
| Peer-Review-Status | Ja |
Externe IDs
| Scopus | 85107056481 |
|---|