Professur für Prozessorentwurf (Prozessor Design) (cfaed)

Organisation: Professur

Organisationsprofil

Ehemalige:r Inhaber:in der Professur: Prof. Dr. Akash Kumar

Ehemalige Einrichtung

Aktiv bis. 31 März 2026.

Kontakt

TUD Webseite: https://www.cfaed.tu-dresden.de/pd-about

Übergeordnete Einrichtungen

Institut für Technische Informatik

Verknüpfte Inhalte und Forschende (öffentliche Profile)

Veröffentlichungen
Zeitschriften
Auszeichnungen

BiKA: Kolmogorov-Arnold-Network-inspired Ultra Lightweight Neural Network Hardware Accelerator

Liu, Y., Ullah, S. & Kumar, A., 28 Mai 2026, Proceedings of the 27th International Symposium on Quality Electronic Design, ISQED 2026. IEEE Computer Society, S. 1-9 (IEEE International Symposium on Quality Electronic Design).

Publikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten › Beitrag in Konferenzband › Beigetragen › Begutachtung

RAT: RFET-based Analog Hardware Trojan

Kavand, N., Darjani, A., Niranjan, T. & Kumar, A., Aug. 2025, IEEE Computer Society Annual Symposium on VLSI, ISVLSI 2025 - Conference Proceedings. IEEE Computer Society, (IEEE Computer Society Annual Symposium on VLSI).

Publikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten › Beitrag in Konferenzband › Beigetragen › Begutachtung

Analytical Uncertainty Propagation in Neural Networks

Jungmann, P., Poray, J. & Kumar, A., Feb. 2025, in: IEEE Transactions on Neural Networks and Learning Systems. 36, 2, S. 2495-2508 14 S.

Publikation: Beitrag in Fachzeitschrift › Forschungsartikel › Beigetragen › Begutachtung

BiKA: Binarized KAN-inspired Neural Network for Efficient Hardware Accelerator Designs

Liu, Y., Ullah, S. & Kumar, A., 2025, Proceedings - 2025 IEEE 33rd Annual International Symposium on Field-Programmable Custom Computing Machines, FCCM 2025. Institute of Electrical and Electronics Engineers (IEEE), S. 276 1 S. (Annual IEEE Symposium on Field-Programmable Custom Computing Machines (FCCM)).

Publikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten › Beitrag in Konferenzband › Beigetragen › Begutachtung

Bitwise Systolic Array Architecture for Runtime-Reconfigurable Multi-Precision Quantized Multiplication on Hardware Accelerators

Liu, Y., Ullah, S. & Kumar, A., 2025, Proceedings of the 26th International Symposium on Quality Electronic Design, ISQED 2025. IEEE Computer Society, 9 S.

Publikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten › Beitrag in Konferenzband › Beigetragen › Begutachtung

Alle Veröffentlichungen ansehen (199)