Compact model for the grounded-gate nMOS behaviour under CDM ESD stress

Publikation: Beitrag in Fachzeitschrift › Konferenzartikel › Beigetragen › Begutachtung

Beitragende

  • Christian Russ - , Interuniversitair Micro-Elektronica Centrum (Autor:in)
  • Koen Verhaege - , Interuniversitair Micro-Elektronica Centrum (Autor:in)
  • Karlheinz Bock - , Professur für Aufbau- und Verbindungstechnik der Elektronik, Interuniversitair Micro-Elektronica Centrum (Autor:in)
  • Philippe J. Roussel - , Interuniversitair Micro-Elektronica Centrum (Autor:in)
  • Guido Groeseneken - , Interuniversitair Micro-Elektronica Centrum (Autor:in)
  • Herman E. Maes - , Interuniversitair Micro-Elektronica Centrum (Autor:in)

Abstract

The parasitic bipolar transistor inherent to grounded gate nMOS transistors is modelled, accounting for the specific conditions applied by CDM ESD stress. The avalanching, the triggering of snapback and the CDM-specific bipolar saturation mode are addressed. The optimal gate length for CDM protection in advanced submicron technologies is discussed.

Details

OriginalspracheEnglisch
Seiten (von - bis)302-315
Seitenumfang14
Fachzeitschrift Electrical Overstress Electrostatic Discharge Symposium proceedings
PublikationsstatusVeröffentlicht - 1996
Peer-Review-StatusJa

Konferenz

TitelProceedings of the 1996 Electrical Overstress/Electrostatic Discharge Symposium
Dauer10 - 12 September 1996
StadtOrlando, FL, USA

Externe IDs

ORCID /0000-0002-0757-3325/work/139064819

Schlagworte

ASJC Scopus Sachgebiete