Backside Thinning and Stress-Relief Techniques for Thin Silicon Wafers

Publikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten › Beitrag in Buch/Sammelband/Gutachten › Beigetragen › Begutachtung

Beitragende

  • Christof Landesberger - , Fraunhofer-Institut für Elektronische Mikrosysteme und Festkörper-Technologien (Autor:in)
  • Christoph Paschke - , Fraunhofer-Institut für Elektronische Mikrosysteme und Festkörper-Technologien (Autor:in)
  • Hans Peter Spöhrle - , Fraunhofer-Institut für Elektronische Mikrosysteme und Festkörper-Technologien (Autor:in)
  • Karlheinz Bock - , Professur für Aufbau- und Verbindungstechnik der Elektronik, Fraunhofer-Institut für Elektronische Mikrosysteme und Festkörper-Technologien (Autor:in)

Details

OriginalspracheEnglisch
Titel3D Process Technology
Herausgeber (Verlag)Wiley-Blackwell, Berlin
Seiten207-226
Seitenumfang20
Band3
ISBN (elektronisch)9783527670109
ISBN (Print)9783527334667
PublikationsstatusVeröffentlicht - 21 Juli 2014
Peer-Review-StatusJa

Externe IDs

ORCID /0000-0002-0757-3325/work/139064932

Schlagworte

ASJC Scopus Sachgebiete

Schlagwörter

  • 3-point bending test, Breaking strength, CMP polishing, Dicing before grinding (DBG), Dicing-by-thinning, Laser dicing, Plasma dicing, Plasma etching, Ring-ball test, Semiconductor devices, Spin etching, Spin-etching, Stress-relief, TAIKO, Thin silicon, Wafer grinding, Wafer thinning