Ziel dieser Arbeit ist der Aufbau und der Entwurf eines Simulationsmodels zur Unterstützung der Entwicklung einer neuronalen Hardwarearchitektur und einer Softwareumgebung. Sie ist Teil des EU-Forschungsprojektes Fast Analoge Computing with Emergent Transient States (FACETS). Insbesondere spielt dabei die Verwendung verschiedener Beschreibungssprachen wie VerilogAMS, SystemC und C++ eine wichtige Rolle. Alle Komponenten des Kommunikationssystems sind mithilfe dieser Sprachen beschrieben und ermöglichen die Simulation als einzelne Blöcke oder als Teil eines neuronalen Systems. Dieses ist global parametrierbar und verwendet Simulationsmethoden wie Transaction Level Modeling mit SystemC.