Die vorliegende Arbeit beschreibt die Analyse und den Entwurf von integrierten Hochfrequenzschaltungen für die drahtlose Datenübertragung im Millimeterwellenbereich. Mit dem Ziel die benötigte Energie pro übertragenem Bit zu minimieren, werden die einzelnen Komponenten gleichzeitig für eine möglichst hohe Bandbreite und geringe DC-Leistungsaufnahme optimiert. Als Halbleitertechnologien kommen dabei ein 130-nm- BiCMOS-Prozess und ein 28-nm-CMOS-Prozess zum Einsatz. Beide Technologien werden vorgestellt und hinsichtlich ihrer Eignung für Hochfrequenzanwendungen verglichen. Dies betrifft sowohl die Verfügbarkeit ausreichend schneller aktiver Bauelemente als auch die Möglichkeit passive Bauelemente mit hoher Güte realisieren zu können. Insbesondere in der 28-nm-Technologie wird bereits auf Bauelementebene eine Optimierung für den Millimeterwellenbereich vorgenommen. Dazu gehören die Entwicklung eines verbesserten Transistorlayouts und optimierte Strukturen für Leitungen und Kondensatoren. Zur Verteilung der Versorgungsspannungen auf dem Chip wird das Konzept der Verwendung von Leitungen mit geringem Wellenwiderstand vorgestellt, welches hervorragende elektrische Eigenschaften mit einer einfachen Modellierbarkeit kombiniert.

Für Trägerfrequenzen um 60 GHz werden in der 28-nm-CMOS-Technologie ein rauscharmer Verstärker und zwei Leistungsverstärker entworfen. Zur Maximierung der Bandbreite werden dabei zweistufige Anpassnetzwerke und eine strukturierte Vorgehensweise bei der Wahl der optimalen Lastimpedanzen verwendet. Darüber hinaus werden in der 130-nm-BiCMOS-Technologie ein rauscharmer Verstärker, ein Abwärtsmischer sowie ein spannungsgesteuerter Oszillator für Trägerfrequenzen um 200 GHz und außerdem ein Ba- sisbandverstärker und ein Wanderwellenverstärker analysiert, implementiert und charakterisiert. Die sehr gute Übereinstimmung der Ergebnisse von theoretischen Untersuchungen, Simulationen und Messungen bestätigt die Eignung des gewählten Entwurfsprozesses und verdeutlicht die hohe Genauigkeit der verwendeten Modelle aller entwickelten aktiven und passiven Bauelemente.

Auf Basis dieser Schaltungsblöcke wird ein 190-GHz-Übertragungssystem für die drahtlose Chip-zu-Chip-Kommunikation in Hochleistungsrechnern entwickelt. Dabei werden wichtige Schaltungsanforderungen aus Leistungs- und Bandbreitenbetrachtungen des Gesamtsystems abgeleitet. Die entworfenen Sender- und Empfängerschaltkreise werden zunächst einzeln charakterisiert und anschließend für einen Übertragungstest mit Monopolantennen kombiniert, welche mittels Draht-Bonden auf die Chips aufgebracht werden. Für die resultierende drahtlose Übertragungsstrecke werden eine 6-dB-Bandbreite im Bandpassbereich von 40 GHz sowie Datenraten von 40 Gbit/s und 50 Gbit/s für Distanzen von 20 mm und 6 mm demonstriert. Bei einem DC-Leistungsverbrauch von 154 mW führt dies zu einer Energie pro übertragenem Bit von nur 3,1 pJ für den 50-Gbit/s-Fall. Im Vergleich mit dem Stand-der-Technik von Übertragungssystemen mit On-Chip-Antennen ist dies derzeit der mit Abstand geringste Wert. Gleichzeitig stellen sowohl die Übertragungsbandbreite als auch die Symbolrate die höchsten publizierten Werte dar.