Durchbruchspannungsvervielfacherschaltung
Research output: Intellectual property › Patent application/Patent
Contributors
Abstract
Eine Durchbruchsspannungsvervielfacherschaltung enthält in jeder von zwei symmetrischen Schaltungshälften eine Signalteilerstufe, die ein Eingangssignal auf zwei Signalpfade aufteilt und zwei gestapelte Ausgangstransistoren. Die Schaltung liefert eine Ausgangsspannung, welche die Durchbruchsspannung jedes einzelnen der Ausgangstransistoren übersteigt. Beide Signalpfade sind vor den gestapelten Ausgangstransistoren entweder überkreuz oder in jeder Schaltungshälfte vertikal gekoppelt. Dies bewirkt eine signifikante Beschleunigung des unteren Pfades und eine Kompensation der Umladeströme im oberen Pfad. Außerdem enthält die Eingangsstufe eine Kombination von Frequenzkompensationsmaßnahmen die den Frequenzgang im oberen Pfad kompensieren. Dadurch ist eine Zeitverzögerung des oberen Pfades nicht mehr notwendig und die Schaltung wird schneller. Ein mit dieser Topologie hergestellter 40 Gbit/s-Modulatortreiber verbraucht bei einem differentiellen Ausgangshub von 6 Vpp nur 1,3 W, was nur etwa 30% der Leistungsaufnahme der bekannten, in Silizium ausgeführten Hochspannungstreiber ist.
Details
Eine Durchbruchsspannungsvervielfacherschaltung enthält in jeder von zwei symmetrischen Schaltungshälften eine Signalteilerstufe, die ein Eingangssignal auf zwei Signalpfade aufteilt und zwei gestapelte Ausgangstransistoren. Die Schaltung liefert eine Ausgangsspannung, welche die Durchbruchsspannung jedes einzelnen der Ausgangstransistoren übersteigt. Beide Signalpfade sind vor den gestapelten Ausgangstransistoren entweder überkreuz oder in jeder Schaltungshälfte vertikal gekoppelt. Dies bewirkt eine signifikante Beschleunigung des unteren Pfades und eine Kompensation der Umladeströme im oberen Pfad. Außerdem enthält die Eingangsstufe eine Kombination von Frequenzkompensationsmaßnahmen die den Frequenzgang im oberen Pfad kompensieren. Dadurch ist eine Zeitverzögerung des oberen Pfades nicht mehr notwendig und die Schaltung wird schneller. Ein mit dieser Topologie hergestellter 40 Gbit/s-Modulatortreiber verbraucht bei einem differentiellen Ausgangshub von 6 Vpp nur 1,3 W, was nur etwa 30% der Leistungsaufnahme der bekannten, in Silizium ausgeführten Hochspannungstreiber ist.
Original language | German |
---|---|
IPC (International Patent Classification) | H03F 3/ 08 A I |
Patent number | DE102010039359B4 |
Country/Territory | Germany |
Priority date | 7 May 2010 |
Priority number | EP20100162300 |
Publication status | Published - 30 Jul 2015 |