Persons and affiliations

Date

Description

Der Entwurf integrierter Schaltungen (ICs) ist ein teures Unterfangen. Je nach Halbleiter- technologie können die Lizenzkosten kommerzieller ntwurfswerkzeuge die Personalkosten ihrer Anwender deutlich übersteigen. Aktuelle Förderprogramme unterstützen daher die Erforschung neuer Entwurfswerkzeuge und -methoden mit Open-Source-Software. Diese Initiativen soll insbesondere kleinen und mittelständigen Unternehmen dabei helfen,
Kosten zu sparen und so den Einstieg in die Entwicklung eigener ICs zu meistern.

Ein wichtiger Schritt des IC-Entwurfs ist die Layoutverifikation, bei der das Maskenlayout vor der Herstellung umfangreich überprüft wird. Dazu zählt z. B. die Prüfung der Herstellbarkeit (engl. Design Rule Check – DRC), bei der die Einhaltung der vom Hersteller vorgegebenen Technologieregeln sichergestellt wird. Außerdem sollte das Layout mit dem ursprünglichen Schaltplan verglichen werden (engl. Layout versus Schematic – LVS). Die dafür notwendigen Regeln werden von den Halbleiterherstellern häufig nur in proprietären Dateiformaten für kommerzielle Verifikationswerkzeuge zur Verfügung gestellt. Die Nutzungsbedingungen dieser Werkzeuge verbieten die Verwendung der Formate mit Open-Source-Werkzeugen. Daher müssen diese Informationen in diesem Fall zunächst in freien Dateiformaten abgelegt werden.

Der etwa 30-minütige Vortrag soll zeigen, dass quelloffene Software fähig ist, die Layoutverifikation für kommerzielle Halbleitertechnologien durchzuführen. Der Vortrag beginnt mit einem Überblick über existierende Open-Source-Werkzeuge zur Layoutverifikation. Danach wird das am IFTE entwickelte Programm Babylon zur Generierung von Regeldateien für den DRC mit der Open-Source-Software KLayout vorgestellt. Eine Zusammenfassung der wichtigsten Ergebnisse und ein Ausblick auf zukünftige Entwicklungen auf dem Gebiet der Layoutverifikation mit quelloffener Software runden den Vortrag ab.