Simulation study for the CDM ESD behaviour of the grounded-gate NMOS

Publikation: Beitrag in Fachzeitschrift › Forschungsartikel › Beigetragen › Begutachtung

Beitragende

  • C. Russ - , Interuniversitair Micro-Elektronica Centrum (Autor:in)
  • K. Verhaege - , Interuniversitair Micro-Elektronica Centrum, Sarnoff Corporation (Autor:in)
  • K. Bock - , Interuniversitair Micro-Elektronica Centrum (Autor:in)
  • G. Groeseneken - , Interuniversitair Micro-Elektronica Centrum (Autor:in)
  • H. E. Maes - , Interuniversitair Micro-Elektronica Centrum (Autor:in)

Abstract

The parasitic bipolar transistor inherent to grounded gate nMOSts is modelled accounting for the specific conditions applied by CDM ESD stress. The impact of the gate length on the CDM-specific bipolar saturation mode is addressed. The different operation modes occurring during CDM ESD stress translate to self-heating which explains the observed test results.

Details

OriginalspracheEnglisch
Seiten (von - bis)1739-1742
Seitenumfang4
FachzeitschriftMicroelectronics Reliability
Jahrgang36
Ausgabenummer11-12
PublikationsstatusVeröffentlicht - 1996
Peer-Review-StatusJa
Extern publiziertJa

Externe IDs

ORCID /0000-0002-0757-3325/work/139064988

Schlagworte

ASJC Scopus Sachgebiete

Bibliotheksschlagworte