HW/SW Co-design of an IEEE 802.11a/G Receiver on Xilinx Zynq SoC Using High-Level Synthesis

Publikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten › Beitrag in Konferenzband › Beigetragen › Begutachtung

Beitragende

Details

OriginalspracheEnglisch
TitelProceedings of the 8th International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies, HEART 2017
Seitenumfang6
PublikationsstatusVeröffentlicht - 2017
Peer-Review-StatusJa

Publikationsreihe

ReiheHEART: Highly Efficient Accelerators and Reconfigurable Technologies

Konferenz

Titel8th International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies
KurztitelHEART 2017
Veranstaltungsnummer8
Dauer7 - 9 Juni 2017
Ort
StadtBochum
LandDeutschland

Externe IDs

ORCID /0000-0003-2571-8441/work/142240453
Scopus 85040659718