Eine Durchbruchsspannungsvervielfacherschaltung enthält in jeder von zwei symmetrischen Schaltungshälften eine Signalteilerstufe, die ein Eingangssignal auf zwei Signalpfade aufteilt und zwei gestapelte Ausgangstransistoren. Die Schaltung liefert eine Ausgangsspannung, welche die Durchbruchsspannung jedes einzelnen der Ausgangstransistoren übersteigt. Beide Signalpfade sind vor den gestapelten Ausgangstransistoren entweder über kreuz oder in jeder Schaltungshälfte vertikal gekoppelt. Dies bewirkt eine signifikante Beschleunigung des unteren Pfades und eine Kompensation der Umladeströme im oberen Pfad. Außerdem enthält die Eingangsstufe eine Kombination von Frequenzkompensationsmaßnahmen die den Frequenzgang im oberen Pfad kompensieren. Dadurch ist eine Zeitverzögerung des oberen Pfades nicht mehr notwendig und die Schaltung wird schneller. Ein mit dieser Topologie hergestellter 40 Gbit/s-Modulatortreiber verbraucht bei einem differentiellen Ausgangshub von 6 Vpp nur 1,3 W, was nur etwa 30 % der Leistungsaufnahme der bekannten, in Silizium ausgeführten Hochspannungstreiber ist.