A Parametrizable High-Level Synthesis Library for Accelerating Neural Networks on FPGAs

Publikation: Beitrag in Fachzeitschrift › Forschungsartikel › Beigetragen › Begutachtung

Beitragende

Details

OriginalspracheEnglisch
Seiten (von - bis)513-529
Seitenumfang27
FachzeitschriftJournal of Signal Processing Systems
Jahrgang93
Ausgabenummer5
PublikationsstatusVeröffentlicht - 2021
Peer-Review-StatusJa

Externe IDs

Scopus 85102810198
ORCID /0000-0003-2571-8441/work/142240528

Schlagworte

Schlagwörter

  • High-level synthesis, Hardware acceleration, Neural networks, FPGA, Library