A Hybrid Memory/Accelerator Tile Architecture for FPGA-based RISC-V Manycore Systems

Publikation: Beitrag zu Konferenzen › Paper › Beigetragen › Begutachtung

Beitragende

Details

OriginalspracheEnglisch
Seiten300-306
Seitenumfang7
PublikationsstatusVeröffentlicht - 2022
Peer-Review-StatusJa

Konferenz

Titel32nd International Conference on Field Programmable Logic and Applications (FPL)
Veranstaltungsnummer
Dauer29 August - 2 September 2022
Ort
Stadt

Externe IDs

Scopus 85145590972