VHDL-Entwurf, Simulation und Synthese einer vollständig digitalen PLL-Architektur mit Synopsys-Tools

Publikation: Hochschulschrift/Abschlussarbeit › Masterarbeit

Beitragende

  • Christian Rauh - (Autor:in)

Details

OriginalspracheDeutsch
PublikationsstatusVeröffentlicht - 1 März 2001
Extern publiziertJa
No renderer: customAssociatesEventsRenderPortal,dk.atira.pure.api.shared.model.researchoutput.Thesis