Die vorliegende Arbeit beschreibt die Analyse und den Entwurf eines vollintegrierten Empfängers im UHF-Bereich mit dem Ziel, für die Verwendung im Mobilfunkstandard der vierten Generation geeignet zu sein, aber auch eine Einschätzung bezüglich der Anwendbarkeit eines solchen Empfängers für Geräte der fünften Generation vorzunehmen. Bei dem Empfängerkonzept handelt es sich um einen direkt digitalisierenden Empfänger, d.h. das Empfangssignal wird direkt mittels Analog-Digital-Umsetzer digitalisiert und vorher nicht auf eine niedrigere Trägerfrequenz abwärtsgemischt. Der Analogteil eines direkt digitalisierenden Empfängers besteht also nur aus einem LNA und einem ADU. Diese Empfängertopologie stellt hohe Anforderungen an den ADU und bildet deshalb den Fokus dieser Arbeit. Für die Untersuchungen des Empfängerkonzepts wurde sich auf eine Implementierung für niedrige Mobilfunkfrequenzbänder beschränkt, weshalb für den Entwurf festgelegt wurde, eine Trägerfrequenz von 750MHz mit einer Signalbandbreite von 20MHz empfangen und verarbeiten zu können. Der Entwurf erfolgte in einer 28nm CMOS Technologie, sollte flächen- und stromsparend sein, sich aber auch für zukünftige Technologieknoten mit noch höherer Integrationsdichte eignen, ohne die analogen Schaltblöcke gesondert bei der Technologiewahl berücksichtigen zu müssen. Somit konnten integrierte Spulen in der Empfängerkette nicht verwendet werden. Zugleich muss im Empfänger der Alias-Effekt unterdrückt werden. Um diese strengen Rahmenbedingungen ohne exorbitante Stromaufnahme zu erfüllen, kommt als ADU-Topologie nur ein zeitkontinuierlicher Sigma-Delta-Modulator in Frage. Dazu musste das Schleifenfilter des Sigma-Delta-Modulators komplett neu entworfen werden, was u.a. den Entwurf einer einstellbaren hochgütigen aktiven Spule erforderte. Das Empfängerkonzept konnte erfolgreich an der gefertigten Schaltung verifiziert werden, der gemessene dynamische Bereich blieb jedoch weit hinter dem ursprünglich anvisierten Ziel von 84dB zurück. Es konnte lediglich ein dynamischer Bereich von 59dB bei einer Leistungsaufnahme von 36,4mW und einer maximalen Auflösung von 4,5 Bit erreicht werden. Nachfolgende Untersuchungen des Konzepts zeigen aber Lösungsansätze auf, mit denen die Auflösung auf 8,7 Bit und der Dynamikbereich auf 69dB gesteigert werden kann.